

TCC
(refazer em Latex)

Vitor Rodrigues Leonardi

RISCV:

RISCV é uma ISA aberta desenvolvida em Berkeley em 2010. Possui múltiplas extensões. A extensão implementada foi a RV32E, que possui as mesmas instruções da base RV32I, com apenas 16 registradores (x0 - x15) de 32 bits, ideal para dispositivos com recursos limitados.

Instruções:

RV32E possui 40 instruções, codificadas em 32 bits. Elas são classificadas em 6 tipos: I, B, J, R, S, U.

31	30	25	24	21	20	19	15	14	12	11	8	7	6	0			
funct7				rs2			rs1		funct3		rd			opcode		R-type	
imm[11:0]						rs1		funct3		rd			opcode		I-type		
imm[11:5]				rs2			rs1		funct3		imm[4:0]			opcode		S-type	
imm[12]		imm[10:5]			rs2			rs1		funct3		imm[4:1]		imm[11]		opcode	B-type
imm[31:12]										rd			opcode			U-type	
imm[20]		imm[10:1]			imm[11]		imm[19:12]			rd			opcode		J-type		

Os campos **opcode** e **funct3** definem a instrução, **rs1**, **rs2** e **rd** indicam os registradores de fonte e de destino e **imm** indica valores imediatos.

Aritmetica Registrador - Imediato

Aritmetica Registrador - Registrador

Load / Store


FPGA.

Um FPGA é um circuito integrado que permite a reconfiguração de suas estruturas de hardware através da programação, permitindo a implementação direta do hardware sendo desenvolvido.

O componente principal de um FPGA são as Lookup tables (LUTs), que permitem a configuração de qualquer função booleana. O FPGA também possui registradores e memória SRAM.

Implementacao.

A implantação foi feita com os software Quartus e Modelsim, desenvolvidos pela Intel. A placa utilizada é uma Intel DE10-Lite. Contém um FPGA MAX10 modelo 10M50DAF484C7G.



O display de 7 segmentos foi usado para mostrar o conteúdo dos registradores.

LUTs: 2761 / 49760.

Pins: 55 / 360.

Registradores: 804.

PLLs: 1 / 4.

Frequência máxima: 60.23 MHz (Modelo Slow 85C).

Componentes:


ALU: Calcula operações entre dados que serão armazenadas em registradores e memória..

AGU: Calcula endereços de memória para jumps incondicionais e condicionais (branches).


LS_BYTES: O modo de endereçamento da memória e de 32bits, realizar cálculos adicionais para operações de load e store


RAM: Memória SRAM implementada com o IP da Intel. Possui latência de 3 ciclos.

PLL: Gera sinal de clock.




Design Completo







PLLI e RAM




Registradores



ALU e AGU



ALU



AGU